電磁兼容性（EMC， Electromagnetic Compatibility）是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾，使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作，同時又能減少電子設(shè)備本身對其它電子設(shè)備的電磁干擾。印刷電路板（PCB）設(shè)計中的電磁兼容性涉及多方面因數(shù)，以下主要從三大部分加以闡述，具體選擇要綜合各方面因數(shù)。

一 印刷電路板整體布局及器件布置

1.一個產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較才能認為該產(chǎn)品是成功的；在一個PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉，過孔要盡量少；電路板的最佳形狀為矩形。長寬比為3：2或4：3；4 層板比雙面板噪聲低20dB.6層板比4層板噪聲低10dB.經(jīng)濟條件允許時盡量用多層板。

2.電路板一般分模擬電路區(qū)（怕干擾），數(shù)字電路區(qū)（怕干擾、又產(chǎn)生干擾），功率驅(qū)動區(qū)（干擾源），故步板時要合理地分成三區(qū)。

3.器件一般選擇功耗低，穩(wěn)定性好的器件，而且盡量少用高速器件。

4.線條有講究：有條件做寬的線決不做細；高壓及高頻線應(yīng)園滑，不得有尖銳的倒角，拐彎也不得采用直角。地線應(yīng)盡量寬，最好使用大面積敷銅，這對接地點問題有相當(dāng)大的改善。

5.外時鐘是高頻的噪聲源，除能引起對本應(yīng)用系統(tǒng)的干擾之外，還可能產(chǎn)生對外界的干擾，使電磁兼容檢測不能達標(biāo)。在對系統(tǒng)可靠性要求很高的應(yīng)用系統(tǒng)中，選用頻率低的單片機是降低系統(tǒng)噪聲的原則之一。以8051單片機為例，最短指令周期1？s時，外時鐘是12MHz.而同樣速度的Motorola 單片機系統(tǒng)時鐘只需4MHz，更適合用于工控系統(tǒng)。近年來，一些生產(chǎn)8051兼容單片機的廠商也采用了一些新技術(shù)，在不犧牲運算速度的前提下將對外時鐘的需求降至原來的1/3.而Motorola 單片機在新推出的68HC08系列以及其16/32位單片機中普遍采用了內(nèi)部鎖相環(huán)技術(shù)，將外部時鐘頻率降至32KHz，而內(nèi)部總線速度卻提高到8MHz乃至更高。

6.布線要有合理的走向：如輸入/輸出，交流/直流，強/弱信號，高頻/低頻，高壓/低壓等……，它們的走向應(yīng)該是呈線形的（或分離），不得相互交融。其目的是防止相互干擾。走向是按直線，但一般不易實現(xiàn)，最不利的走向是環(huán)形。對于是直流，小信號，低電壓PCB設(shè)計的要求可以低些。所以“合理"是相對的。上下層之間走線的方向基本垂直。整個板子的不想要均勻，能不擠的不要擠在一齊。

7.在器件布置方面與其它邏輯電路一樣，應(yīng)把相互有關(guān)的器件盡量放得靠近些，這樣可以獲得較好的抗噪聲效果。時鐘發(fā)生器、晶振和CPU的時鐘輸入端都易產(chǎn)生噪聲，要相互靠近些，特別是晶振下方不要走信號線。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠離邏輯電路，如有可能，應(yīng)另做電路板，這一點十分重要。

二 地線技術(shù)

1.模擬電路和數(shù)字電路在元件布局圖的設(shè)計和布線方法上有許多相同和不同之處。模擬電路中，由于放大器的存在，由布線產(chǎn)生的極小噪聲電壓，都會引起輸出信號的嚴重失真，在數(shù)字電路中，TTL噪聲容限為0.4V～0.6V，CMOS噪聲容限為Vcc的0.3～0.45倍，故數(shù)字電路具有較強的抗干擾的能力。良好的電源和地總線方式的合理選擇是儀器可靠工作的重要保證，相當(dāng)多的干擾源是通過電源和地總線產(chǎn)生的，其中地線引起的噪聲干擾最大。

2.數(shù)字地與模擬地分開（或一點接地），地線加寬，要根據(jù)電流決定線寬，一般來說越粗越好（100mil線經(jīng)約通過1到2A的電流）。地線＞電源線＞信號線是線寬的合理選擇。

3.電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井"字形分布，以便使分布線電流達到均衡。

4.為減少線間串?dāng)_，必要時可增加印刷線條間距離，在其安插一些零伏線作為線間隔離。特別是輸入輸出信號間，